|
| ブランド名: | Original |
| モデル番号: | LCMXO2-1200UHC-4FTG256I |
| Moq: | 1 |
| 価格: | negotiable |
| 配達時間: | 3-4日 |
| 支払条件: | TT |
LCMXO2-1200UHC-4FTG256I フィールドプログラム可能なゲートアレイ (FPGA) IC 79 65536 1280
| タイプ | 記述 |
| カテゴリー | 集積回路 (IC) |
| 埋め込み | |
| FPGA (フィールドプログラム可能なゲートアレイ) | |
| Mfr | ラティス・セミコンダクター・コーポレーション |
| シリーズ | マクXO2 |
| パッケージ | トレー |
| LAB/CLBの数 | 160 |
| 論理要素/セルの数 | 1280 |
| RAM ビットの総数 | 75776 |
| I/O の数 | 206 |
| 電圧 - 供給 | 2.375V~3.465V |
| マウントタイプ | 表面マウント |
| 動作温度 | -40°C~100°C (TJ) |
| パッケージ/ケース | 256-LBGA |
| 供給者のデバイスパッケージ | 256-FTBGA (17x17) |
| 基本製品番号 | LCMXO2-1200 |
特徴LCMXO2-1200UHC-4FTG256I
管理者:
• オン チップ の ユーザー フラッシュ メモリ
• 256kbits の ユーザー フラッシュ メモリ まで
• 書き込み サイクル 100,000 回
• WISHBONE,SPI,I2CおよびJTAGインターフェイスでアクセス可能
• ソフトプロセッサのPROMまたはフラッシュメモリとして使用できます
• 前もって設計された源同期I/O
• I/O セルに DDR レジスタ
• 専用ギアリング論理
• 7:1 ディスプレイ I/O への調整
• 一般的なDRD,DRX2,DRX4
• DQS サポート付き専用 DDR/DDR2/LPDDR メモリ
• 高性能で柔軟な I/O バッファー
• プログラム可能なsysIOTMバッファは,幅広いインターフェースをサポートします.
LVCMOS 3.3/2.5/1.8/1.5/1.2
¥ LVTTL
│ │ │
LVDS,バスLVDS,MLVDS,RSDS,LVPECL
SSTL 25/18
HSTL 18
シュミットトリガー入力,最大0.5Vヒステレス
• I/O は,ホットソケットをサポートする
• チップ上の差点終了
• プログラム可能な引き上げまたは引き下げモード
• 柔軟 な チップ 上 の 時計
• 基本 の 時計 の 8 つ
• 高速I/Oインターフェース (上側と下側のみ) の最大2つの端時計
• 1 台あたり最大 2 つのアナログ PLL が N 周波数合成
広範囲の入力周波数 (7MHz~400MHz)
• 揮発性 が ない,無限 に 再構成 できる
• 瞬時に 発電する
• 単一チップ で 安全 な ソリューション
• JTAG,SPI,I2C を使ってプログラム可能
• 非揮発性メモリのバックグラウンドプログラミングをサポート
• 外部 SPI メモリを備えたオプションのダブルブート
• トランスFRTM 再構成
• システムが動作している間,フィールド内の論理更新
適用するLCMXO2-1200UHC-4FTG256I
マッチXO2装置は,65nm非揮発性低電源プロセスで設計されています.デバイスアーキテクチャには,プログラム可能な低スウィング差分I/OとI/Oバンクをオフにする能力などのいくつかの機能があります.,オンチップのPLLとオシレーターを動的に動かす.
環境と輸出分類LCMXO2-1200UHC-4FTG256I
| ATRIBUTE について | 記述 |
| RoHS 状態 | ROHS3 に準拠 |
| 湿度感度レベル (MSL) | 3 (168 時間) |
| REACH ステータス | REACH 影響を受けない |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
|
|
| ブランド名: | Original |
| モデル番号: | LCMXO2-1200UHC-4FTG256I |
| Moq: | 1 |
| 価格: | negotiable |
| パッケージの詳細: | カートンボックス |
| 支払条件: | TT |
LCMXO2-1200UHC-4FTG256I フィールドプログラム可能なゲートアレイ (FPGA) IC 79 65536 1280
| タイプ | 記述 |
| カテゴリー | 集積回路 (IC) |
| 埋め込み | |
| FPGA (フィールドプログラム可能なゲートアレイ) | |
| Mfr | ラティス・セミコンダクター・コーポレーション |
| シリーズ | マクXO2 |
| パッケージ | トレー |
| LAB/CLBの数 | 160 |
| 論理要素/セルの数 | 1280 |
| RAM ビットの総数 | 75776 |
| I/O の数 | 206 |
| 電圧 - 供給 | 2.375V~3.465V |
| マウントタイプ | 表面マウント |
| 動作温度 | -40°C~100°C (TJ) |
| パッケージ/ケース | 256-LBGA |
| 供給者のデバイスパッケージ | 256-FTBGA (17x17) |
| 基本製品番号 | LCMXO2-1200 |
特徴LCMXO2-1200UHC-4FTG256I
管理者:
• オン チップ の ユーザー フラッシュ メモリ
• 256kbits の ユーザー フラッシュ メモリ まで
• 書き込み サイクル 100,000 回
• WISHBONE,SPI,I2CおよびJTAGインターフェイスでアクセス可能
• ソフトプロセッサのPROMまたはフラッシュメモリとして使用できます
• 前もって設計された源同期I/O
• I/O セルに DDR レジスタ
• 専用ギアリング論理
• 7:1 ディスプレイ I/O への調整
• 一般的なDRD,DRX2,DRX4
• DQS サポート付き専用 DDR/DDR2/LPDDR メモリ
• 高性能で柔軟な I/O バッファー
• プログラム可能なsysIOTMバッファは,幅広いインターフェースをサポートします.
LVCMOS 3.3/2.5/1.8/1.5/1.2
¥ LVTTL
│ │ │
LVDS,バスLVDS,MLVDS,RSDS,LVPECL
SSTL 25/18
HSTL 18
シュミットトリガー入力,最大0.5Vヒステレス
• I/O は,ホットソケットをサポートする
• チップ上の差点終了
• プログラム可能な引き上げまたは引き下げモード
• 柔軟 な チップ 上 の 時計
• 基本 の 時計 の 8 つ
• 高速I/Oインターフェース (上側と下側のみ) の最大2つの端時計
• 1 台あたり最大 2 つのアナログ PLL が N 周波数合成
広範囲の入力周波数 (7MHz~400MHz)
• 揮発性 が ない,無限 に 再構成 できる
• 瞬時に 発電する
• 単一チップ で 安全 な ソリューション
• JTAG,SPI,I2C を使ってプログラム可能
• 非揮発性メモリのバックグラウンドプログラミングをサポート
• 外部 SPI メモリを備えたオプションのダブルブート
• トランスFRTM 再構成
• システムが動作している間,フィールド内の論理更新
適用するLCMXO2-1200UHC-4FTG256I
マッチXO2装置は,65nm非揮発性低電源プロセスで設計されています.デバイスアーキテクチャには,プログラム可能な低スウィング差分I/OとI/Oバンクをオフにする能力などのいくつかの機能があります.,オンチップのPLLとオシレーターを動的に動かす.
環境と輸出分類LCMXO2-1200UHC-4FTG256I
| ATRIBUTE について | 記述 |
| RoHS 状態 | ROHS3 に準拠 |
| 湿度感度レベル (MSL) | 3 (168 時間) |
| REACH ステータス | REACH 影響を受けない |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
