|
| ブランド名: | Original |
| モデル番号: | 5M570ZF256C5N |
| Moq: | 1 |
| 価格: | negotiable |
| 配達時間: | 3-4日 |
| 支払条件: | TT |
5M570ZF256C5N IC CPLD 440MC 9NS 256FBGA 9 ns 1.71V ~ 1.89V I/O 159
| タイプ | 記述 |
| カテゴリー | 集積回路 (IC) |
| 埋め込み | |
| CPLD (複雑なプログラム可能な論理装置) | |
| 製造者 | インテル |
| シリーズ | MAX® V |
| パッケージ | トレー |
| プログラム可能なタイプ | システムプログラム可能 |
| 遅延時間 tpd(1) マックス | 9 ns |
| 電圧供給 - 内部 | 1.71V ~ 1.89V |
| 論理要素/ブロックの数 | 570 |
| マクロセル数 | 440 |
| I/O の数 | 159 |
| 動作温度 | 0°C ~ 85°C (TJ) |
| マウントタイプ | 表面マウント |
| パッケージ/ケース | 256-LBGA |
| 供給者のデバイスパッケージ | 256-FBGA (17x17) |
| 基本製品番号 | 5M570Z |
機能について5M570ZF256C5N
MAX V デバイスは,二次元行と列ベースのアーキテクチャを
列と列の相互接続は信号の相互接続を提供します.
論理配列ブロック (LAB) の間
論理配列内の各LABには,10つの論理要素 (LE) が含まれます.LEは
LABは,ユーザロジック機能の有効な実装を提供します. LABはグループ化されています.
MultiTrack インターコネクトは,高速な接続を可能にします.
LAB の間での細分的なタイミングの遅延.
グローバルルーティングされた相互接続に対して,追加された論理レベルのための最小タイムリング遅延
構造について
LAB の列と列の後に位置する I/O エレメント (IOE)
MAX V デバイスの周辺に I/O ピンを供給します.各 IOE には双方向の
I/O バッファーはいくつかの高度な機能を持つ. I/O ピンはシュミットトリガー入力をサポート.
33MHz,32-bit PCITM,LVTTLなど様々な単端規格も採用している.
環境と輸出分類5M570ZF256C5N
| ATRIBUTE について | 記述 |
| RoHS 状態 | RoHS に準拠する |
| 湿度感度レベル (MSL) | 3 (168 時間) |
| REACH ステータス | REACH 影響を受けない |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
|
|
| ブランド名: | Original |
| モデル番号: | 5M570ZF256C5N |
| Moq: | 1 |
| 価格: | negotiable |
| パッケージの詳細: | カートンボックス |
| 支払条件: | TT |
5M570ZF256C5N IC CPLD 440MC 9NS 256FBGA 9 ns 1.71V ~ 1.89V I/O 159
| タイプ | 記述 |
| カテゴリー | 集積回路 (IC) |
| 埋め込み | |
| CPLD (複雑なプログラム可能な論理装置) | |
| 製造者 | インテル |
| シリーズ | MAX® V |
| パッケージ | トレー |
| プログラム可能なタイプ | システムプログラム可能 |
| 遅延時間 tpd(1) マックス | 9 ns |
| 電圧供給 - 内部 | 1.71V ~ 1.89V |
| 論理要素/ブロックの数 | 570 |
| マクロセル数 | 440 |
| I/O の数 | 159 |
| 動作温度 | 0°C ~ 85°C (TJ) |
| マウントタイプ | 表面マウント |
| パッケージ/ケース | 256-LBGA |
| 供給者のデバイスパッケージ | 256-FBGA (17x17) |
| 基本製品番号 | 5M570Z |
機能について5M570ZF256C5N
MAX V デバイスは,二次元行と列ベースのアーキテクチャを
列と列の相互接続は信号の相互接続を提供します.
論理配列ブロック (LAB) の間
論理配列内の各LABには,10つの論理要素 (LE) が含まれます.LEは
LABは,ユーザロジック機能の有効な実装を提供します. LABはグループ化されています.
MultiTrack インターコネクトは,高速な接続を可能にします.
LAB の間での細分的なタイミングの遅延.
グローバルルーティングされた相互接続に対して,追加された論理レベルのための最小タイムリング遅延
構造について
LAB の列と列の後に位置する I/O エレメント (IOE)
MAX V デバイスの周辺に I/O ピンを供給します.各 IOE には双方向の
I/O バッファーはいくつかの高度な機能を持つ. I/O ピンはシュミットトリガー入力をサポート.
33MHz,32-bit PCITM,LVTTLなど様々な単端規格も採用している.
環境と輸出分類5M570ZF256C5N
| ATRIBUTE について | 記述 |
| RoHS 状態 | RoHS に準拠する |
| 湿度感度レベル (MSL) | 3 (168 時間) |
| REACH ステータス | REACH 影響を受けない |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
