|
| ブランド名: | Original |
| モデル番号: | 5M2210ZF324C5N |
| Moq: | 1 |
| 価格: | negotiable |
| 配達時間: | 3-4日 |
| 支払条件: | TT |
5M2210ZF324C5N IC CPLD 1700MC 7NS 324FBGA I/O 271 マクロセル 1700
| タイプ | 記述 |
| カテゴリー | 集積回路 (IC) |
| 埋め込み | |
| CPLD (複雑なプログラム可能な論理装置) | |
| 製造者 | インテル |
| シリーズ | MAX® V |
| パッケージ | トレー |
| プログラム可能なタイプ | システムプログラム可能 |
| 遅延時間 tpd(1) マックス | 7 ns |
| 電圧供給 - 内部 | 1.71V ~ 1.89V |
| 論理要素/ブロックの数 | 2210 |
| マクロセル数 | 1700 |
| I/O の数 | 271 |
| 動作温度 | 0°C ~ 85°C (TJ) |
| マウントタイプ | 表面マウント |
| パッケージ/ケース | 324-LBGA |
| 供給者のデバイスパッケージ | 324-FBGA (19x19) |
| 基本製品番号 | 5M2210Z |
特徴5M2210ZF324C5N
■ 低コストで低電力で不変なCPLDアーキテクチャ
■ 即座に起動する (0,5 ms 以降) 設定時間
■ 待機電流は25μA以下で,高速で電源を切る/リセットする操作
■ 急速な拡散遅延とクロック・トゥ・アウトプット時間
■ 内部オシレーター
■ 200 Mbps まで の データ 速さ の RSDS 出力 サポート
■LVDS出力サポートを模倣し,データ速度は最大304 Mbpsまで
■ 論理配列ブロック (LAB) に 2 つの時計を用意した 4 つのグローバルクロック
■ ユーザー フラッシュメモリブロック 最大 8 Kbits の非揮発性ストレージで最大 1000 回の読み書きサイクル
■ 装置コアのための単一の18V外部電源
■ 3.3-V,2.5-V,1.8-V,1.5-V,1.2-V の論理レベルをサポートするマルチボルト I/O インターフェース
■ プログラム可能なスレウレート,駆動強度,バスホルダー,プログラム可能なプルアップレジスタを含むバス対応のアーキテクチャ
■ 騒音耐性のある入力 (ピンごとにプログラム可能) を可能にするシュミットトリガー
適用する5M2210ZF324C5N
■ I/O は,PCI-SIGD PCI ローカルバス仕様,バージョン 2.2 の3.3V 動作に完全に適合しています.
■ ホットソケット対応
■ IEEE Std に準拠する JTAG BST 回路が組み込まれています.1149.1-1990
環境と輸出分類5M2210ZF324C5N
| ATRIBUTE について | 記述 |
| RoHS 状態 | RoHS に準拠する |
| 湿度感度レベル (MSL) | 3 (168 時間) |
| REACH ステータス | REACH 影響を受けない |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
|
|
| ブランド名: | Original |
| モデル番号: | 5M2210ZF324C5N |
| Moq: | 1 |
| 価格: | negotiable |
| パッケージの詳細: | カートンボックス |
| 支払条件: | TT |
5M2210ZF324C5N IC CPLD 1700MC 7NS 324FBGA I/O 271 マクロセル 1700
| タイプ | 記述 |
| カテゴリー | 集積回路 (IC) |
| 埋め込み | |
| CPLD (複雑なプログラム可能な論理装置) | |
| 製造者 | インテル |
| シリーズ | MAX® V |
| パッケージ | トレー |
| プログラム可能なタイプ | システムプログラム可能 |
| 遅延時間 tpd(1) マックス | 7 ns |
| 電圧供給 - 内部 | 1.71V ~ 1.89V |
| 論理要素/ブロックの数 | 2210 |
| マクロセル数 | 1700 |
| I/O の数 | 271 |
| 動作温度 | 0°C ~ 85°C (TJ) |
| マウントタイプ | 表面マウント |
| パッケージ/ケース | 324-LBGA |
| 供給者のデバイスパッケージ | 324-FBGA (19x19) |
| 基本製品番号 | 5M2210Z |
特徴5M2210ZF324C5N
■ 低コストで低電力で不変なCPLDアーキテクチャ
■ 即座に起動する (0,5 ms 以降) 設定時間
■ 待機電流は25μA以下で,高速で電源を切る/リセットする操作
■ 急速な拡散遅延とクロック・トゥ・アウトプット時間
■ 内部オシレーター
■ 200 Mbps まで の データ 速さ の RSDS 出力 サポート
■LVDS出力サポートを模倣し,データ速度は最大304 Mbpsまで
■ 論理配列ブロック (LAB) に 2 つの時計を用意した 4 つのグローバルクロック
■ ユーザー フラッシュメモリブロック 最大 8 Kbits の非揮発性ストレージで最大 1000 回の読み書きサイクル
■ 装置コアのための単一の18V外部電源
■ 3.3-V,2.5-V,1.8-V,1.5-V,1.2-V の論理レベルをサポートするマルチボルト I/O インターフェース
■ プログラム可能なスレウレート,駆動強度,バスホルダー,プログラム可能なプルアップレジスタを含むバス対応のアーキテクチャ
■ 騒音耐性のある入力 (ピンごとにプログラム可能) を可能にするシュミットトリガー
適用する5M2210ZF324C5N
■ I/O は,PCI-SIGD PCI ローカルバス仕様,バージョン 2.2 の3.3V 動作に完全に適合しています.
■ ホットソケット対応
■ IEEE Std に準拠する JTAG BST 回路が組み込まれています.1149.1-1990
環境と輸出分類5M2210ZF324C5N
| ATRIBUTE について | 記述 |
| RoHS 状態 | RoHS に準拠する |
| 湿度感度レベル (MSL) | 3 (168 時間) |
| REACH ステータス | REACH 影響を受けない |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
