LCMXO256C-3TN100C MachXOフィールドプログラム可能なゲートアレイ (FPGA) IC 78 256 100-LQFP
| タイプ | 記述 |
| カテゴリー | 集積回路 (IC) |
| 埋め込み | |
| FPGA (フィールドプログラム可能なゲートアレイ) | |
| Mfr | ラティス・セミコンダクター・コーポレーション |
| シリーズ | マッチXO |
| パッケージ | トレー |
| LAB/CLBの数 | 32 |
| 論理要素/セルの数 | 256 |
| I/O の数 | 78 |
| 電圧 - 供給 | 1.71V~3.465V |
| マウントタイプ | 表面マウント |
| 動作温度 | 0°C ~ 85°C (TJ) |
| パッケージ/ケース | 100LQFP |
| 供給者のデバイスパッケージ | 100TQFP (14x14) |
| 基本製品番号 | LCMXO256 |
特徴LCMXO256C-3TN100C
• 揮発性 が ない,無限 に 再構成 できる
• 瞬時に 発電する
• 1 つのチップ,外部設定メモリを必要としません
• 優れた設計セキュリティ,遮断するビットストリームはありません
• SRAM ベースの論理をミリ秒で再構成する
• JTAG ポートでプログラムできる SRAM と非揮発性メモリ
• 非揮発性メモリのバックグラウンドプログラミングをサポート
• スリープ モード
• 静電を100倍まで削減できる
トランスFRTM 再構成 (TFR)
• システムが動作している間,フィールド内の論理更新
• I/O 密度が高い
• 256 から 2280 LUT
• 73〜271 I/O 幅広いパッケージオプション
• 密度移行を支援する
• 鉛のない/RoHS に準拠する包装
• 埋め込み と 分散 さ れ た メモリ
• 最大 27.6 Kbits の sysMEMTM 組み込みブロック RAM
• 最大 7.7 Kbits の 分散 RAM
•専用FIFO制御ロジック
• 柔軟なI/Oバッファー
• プログラム可能なsysIOTMバッファは,幅広いインターフェースをサポートします.
¥ • LVCMOS 3.3/2.5/1.8/1.5/1.2
¥ • LVTTL
¥ • PCI
● LVDS,バス-LVDS,LVPECL,RSDS
• sysCLOCKTM PLL
・ 1 台あたり最大 2 台のアナログ PLL
• 時計 の 倍数,分数,相 変化
• システムレベルでのサポート
• IEEE 標準 1149.1 境界スキャン
• 搭載オシレーター
装置は3.3V,2.5V,1.8Vまたは1.2Vの電源で動作します
• IEEE 1532 に準拠するシステム内プログラミング
詳細についてLCMXO256C-3TN100C
マッチXOは,CPLDが従来から扱っているアプリケーションの要件を満たすために最適化されています.
容量 FPGAs: 粘着論理,バスのブリッジ,バスのインターフェース,パワーアップ制御,制御論理
CPLDとFPGAの最高の機能を 1 つのチップに統合する.
環境と輸出分類LCMXO256C-3TN100C
| ATRIBUTE について | 記述 |
| RoHS 状態 | ROHS3 に準拠 |
| 湿度感度レベル (MSL) | 3 (168 時間) |
| REACH ステータス | REACH 影響を受けない |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
当社の製品は世界中で販売されています。当社の製品の全プロセスにご安心ください。
